深亚微米工艺下逻辑功效法延时估算的改进 

逻辑功效法延时估算是由Sutherland I E提出的,可以在设计初期快速估算逻辑门和逻辑电路的延时,减小逻辑电路设计的难度。但是,随着深亚微米CMOS工艺的普及,短沟道效应开始影响经典逻辑功效法的正确性。为了提高逻辑功效法估算精度,提出一种考虑速度饱和效应的改进方法,该方法主要分两步:首先,考虑反相器PMOS与NM...
《计算机工程与科学》  2014年 第04期 下载次数(38)| 被引次数(0)

基于功效的集成电路延时估算与优化 

本文讨论了cmos门电路延时时间的估算模型,介绍了逻辑功效对逻辑门电路的优化方法,在确定的工艺条件下,根据电路要求,可以快速确定最优的逻辑结构和晶体管的尺寸,在集成电路的设计中具有很高的应用价值.
《广东技术师范学院学报》  2011年 第12期 下载次数(27)| 被引次数(0)

基于可扩展标准单元的电路设计方法研究 

在芯片设计中关键路径的延时决定了电路的主频性能,是芯片性能提升的瓶颈。通过优化关键路径提高电路性能成为当今的研究热点。一方面激烈的市场竞争和芯片规模日益复杂,对产品的研发时间提出了严峻的挑战,能实现最短关键路径的全定制设计方法已经不能满足设计时间和成本的要求。另一方面,为了兼顾设计时间和性能,通常采用基于标准单元的半定...
浙江大学  硕士论文  2013年 下载次数(84)| 被引次数(1)

高性能算术逻辑部件研究与全定制设计 

算术逻辑部件作为微处理器中最重要和最常用的运算部件之一,它的速度与功耗对整个微处理器性能具有很大的影响。采用全定制方法设计的算术逻辑部件速度快、功耗低、面积小,具有广泛的应用价值和重要的实践意义。 本文研究了高性能算术逻辑部件的全定制设计方法。文章从部件的算法、逻辑结构、电...
国防科学技术大学  硕士论文  2005年 下载次数(316)| 被引次数(16)

基于逻辑功效模型的数字电路延迟估算与优化 

CMOS数字集成电路中,延迟是影响电路速度的重要参数。介绍了如何建立CMOS数字集成电路的逻辑功效模型,快速估算出延迟的时间,并且发现来源,找出缩短延迟方法,以及如何选择逻辑的级数、逻辑门类型和MOS管尺寸来对逻辑和电路优化。
《微处理机》  2010年 第05期 下载次数(47)| 被引次数(2)

高性能并行乘法器半定制设计方法研究 

乘法器是微处理器中的重要部件,它的设计与实现直接影响着整个数字系统的性能,因此高性能乘法器的设计仍然被关注。另一方面,激烈的市场竞争加速了产品的上市进程,从而要求设计者尽量缩短设计时间。为了兼顾乘法器的性能和设计时间,通常使用基于标准单元库的半定制设计方法。但是传统的半定制设计方法受限于库中标准单元有限的驱动能力,无法...
浙江大学  硕士论文  2012年 下载次数(219)| 被引次数(4)

应用于Cache的65nm高速SRAM设计 

SRAM是一种广泛应用于So C上的重要存储器,现代高性能计算系统对SRAM性能提出了极大的要求。与此同时,随着工艺的进步,工艺偏差和高漏电流等因素也给SRAM设计带来了极大的挑战。本文以SRAM速度为重点,以功耗、稳定性等为前提,以八管架构存储单元为核心,基于SMIC 65nm工艺设计了一块1024Words×32B...
苏州大学  硕士论文  2016年 下载次数(169)| 被引次数(1)

一种基于标准单元库扩展的乘法器的ECO优化方法 

本发明涉及一种基于标准单元库扩展的乘法器的ECO优化方法。现有优化方法受限于库中标准单元有限的驱动能力,无法实现最短路径延时。本发明方法首先生成扩展单元的版图,然后对扩展单元进行特征化,得到扩展单元库,扩展单元特征化包括延时信息特征化、输入端口电容特征化、功耗特征化、面积特征化、功能函数特征化;对乘法器进行时序分析,得...
浙江大学  中国专利  2012年 下载次数(0)| 被引次数(0)

基于可扩展标准单元的半定制电路设计方法 

针对芯片设计中关键路径优化不足的问题,提出了基于可扩展标准单元的半定制电路设计方法。采用逻辑功效模型分析了关键路径,根据分析结果,通过使用Cadance工具的开发语言编程设计了具有完备驱动能力的扩展单元集,通过使用hspice工具仿真扩展单元的时序,通过使用逻辑功效优化算法将关键路径中延时较大的标准单元替换成具有理想驱...
《机电工程》  2013年 第06期 下载次数(40)| 被引次数(1)

一款FPGA可编程逻辑块的全定制设计 

可编程逻辑块是FPGA可以通过配置实现各种数字电路结构的核心器件。其设计的优劣直接影响着FPGA实现具体设计的性能及FPGA芯片可以承载的最大系统级晶体管数。因此,在FPGA芯片设计中,可编程逻辑块的设计是最关键的环节。 本文使用130nm工艺设计了一款适用于1000万系统门FPGA的可编程逻辑块...
西安电子科技大学  硕士论文  2010年 下载次数(305)| 被引次数(4)

演化中的IC设计验证技术 

一颗集成电路(IC)从提案一直到最后投产,要经过几个环节步骤呢?首先,在芯片电路设计完成后,必须先进行测试验证,审视设计的各环节是否有逻辑上的错误与矛盾,是否有赘处而可以更加精省、化简,如果有错误就必须进行侦错,侦
电子资讯时报  2006-12-25 下载次数(12)| 被引次数(0)

共找到相关记录11条1